インターデジタルキャパシタ (IDC) – RoHS


特長と利点
  • X0306R、X0508S、または X0612R 誘電体を利用した 7、7、5 サイズ、最大 8 端子のオプションあり
  • 定格電圧: 4、6.3、10、16、25V
  • 静電容量範囲: 0.01μF (最小) – 3.3μF (最大)
代表的なアプリケーション
  • 半導体パッケージ
  • ボードレベルのデカップリング
  • 通常、電力レベルが 15 ワット以上の半導体製品のパッケージに使用されます。
  • 0.13μ、90nm、65nm、および45nmプロセスで製造されたCPU、GPU、ASIC、およびASSPデバイスで使用されます
  • セラミックと有機の両方のパッケージ基板に使用

電流ループのサイズは、表面実装コンデンサの ESL 特性に最も大きな影響を与えます。コンデンサの ESL を下げるには 2 つ目の方法があります。この 2 番目の方法では、隣接する対向する電流ループを使用して ESL を低減します。 InterDigitated Capacitor (IDC) は、インダクタンスを低減する一次方法と二次方法の両方を利用します。 IDC アーキテクチャは、終端間の距離を縮めて電流ループ サイズを最小限に抑え、隣接する対向する電流ループを作成することでインダクタンスをさらに低減します。

IDC は、低 ESL 向けに最適化された内部構造を備えた 80 つのコンデンサです。標準の MLCC と LICC の比較と同様に、ESL の削減は EIA ケースのサイズによって異なります。通常、同じ EIA サイズの場合、IDC は MLCC よりも少なくとも XNUMX% 低い ESL を提供します。

データシート/カタログ
データシート/カタログ – クリックしてダウンロード
部品番号情報
部品番号情報

インターデジタルキャパシタ (RoHS 準拠)
» クリックして表示

スパイスモデル