デカップリング / 低インダクタンス

デジタル デカップリング アプリケーションにおける ESR と ESL の影響 執筆者: Jeffrey Cain、Ph.D 要約: デジタル集積回路は、回路基板レベルであっても 100 MHz 以上のスイッチング周波数で動作するのが一般的です。これらの周波数は増加し続けるため、デカップリング コンデンサの寄生を考慮する必要があります。典型的なデジタル デカップリング アプリケーションにおける等価直列抵抗 (ESR) と等価直列インダクタンス (ESL) の影響に関する研究が示されています。 SPICE を利用すると、チップ コンデンサの ESR と ESL によって、集積回路 (IC) で見られる電圧が劇的に変化する可能性があることがわかります。寄生素子の値を変更し、その結果を理想的なケースと比較することによって、

非常に多くの電子、非常に短い時間…低インダクタンス コンデンサの必要性 著：John Galvagniサラ・ランドール |ポール・ローガン | Allen Templeton 要約: 高い di/dt 比、短時間にわたる大電流パルスは、今日の高速電子回路では避けられない部分です。インダクタンスのあるパスを通過するときに高電圧スパイクを引き起こす可能性があります。したがって、設計者のタスクは、総インダクタンスを低減することによって、高いエネルギーを利用できるようにすることですが、それに伴う電圧変動は発生させないようにすることです。ワイヤボンドを排除し、経路長を短縮し、低インダクタンス部品を使用することが対策となります。この論文では、必要なエネルギーを供給するのに大いに役立つと同時に、コンデンサが寄与する固有のインダクタンスを下げるコンデンサの入手可能性について説明します。

PE シリーズ コンデンサのデカップリングおよび/またはフィルタリング 著: John D. Prymak 要約: デカップリングは、高速動作を制限する要素を排除または削減する手段です。フィルタリングは、エミッションとサセプタンスの 2 つの考慮事項によって決まります。他のシステムへの干渉を防ぐために許容される放射レベルを達成するには、高速デジタル動作で生成されるノイズを低減する必要がある場合があります。また、システム自体には、論理回路動作の完全性を維持するために選択された入力をフィルタリングする必要がある、独自のレベルのノイズ耐性がある場合があります。デカップリング問題の解決策はフィルタリングに役立つ可能性があり、その逆も同様です。しかし、どちらかに対する最適な解決策は、もう一方にとっても最適な解決策ではありません。 PE デバイスは最初に設計されました

デジタル回路用の低インダクタンス コンデンサ 著者: John Galvagni 要約: セラミック コンデンサは、等価直列抵抗やインダクタンスなどの固有の特性により、デジタル回路における制限要因の 1 つとなっています。これを軽減するためにできることはたくさんありますが、この文書ではそのうちのいくつかについて説明します。 AVX の DCAP コンデンサ (IBM と共同で、IBM のために開発) は、状況を改善するためにどれだけのことができるかを示すベンチマークとして使用されます。その部分を現在入手可能なものと比較対照します。

LICA® 設計ガイド 執筆者: Phil Troup 要約: 高周波デカップリングの基本を概説し、これらのアプリケーションで C4 終端を備えた LICA® を使用する利点を強調しています。

軍事および航空宇宙アプリケーションにおけるランド グリッド アレイ (LGA) 低インダクタンス コンデンサの利点 執筆者: Sonja Brown 要約: 現代の軍事および航空宇宙設計におけるランド グリッド アレイ (LGA) コンデンサと優れた低インダクタンス性能の利点。

バイパス/デカップリング アプリケーション向けの MLC コンデンサの選択の概要 執筆者: Yun Chase 要約: デカップリング コンデンサを使用して信号の整合性を確保する方法は、現在だけでなく過去でも多くの論文で話題になっています。デカップリングの方法も同様に多く見つけることができます。この文書では、これらの確立された方法の 1 つを説明し、最も単純な用語を使用して理論的な意味でそれを紹介します。この論文では、過去の方法 (低速システム) と現在の実践方法 (高速システム) についても説明します。

マルチ端子デバイスのインダクタンス測定 執筆者: Ben Smith 要約: 電気通信業界とコンピュータ業界の両方における新たな革新により、電源デカップリング用途で低インダクタンスの容量性デバイスを使用する必要性が義務付けられました。このような状況を踏まえ、最近では、これらのデバイスを構築するためのさまざまなコンセプトが、インダクタンスを 50pH 未満にすることに成功する鍵となっています。しかし、新しいイノベーションのプロセスには、測定技術に起因する重大なボトルネックがあります。新しいデバイスのほとんどは、低インダクタンス レベルを達成するために、マルチパス電流フロー、短い長さ、等電流注入技術や逆電流注入技術などの技術を使用しています。また、これらの新しい設計に伴い、より高いエネルギーも必要になります。

電源入力デカップリングにおける多層セラミック コンデンサ (MLC) によるノイズ抑制の向上R. Kenneth Keenan 要約: 回路レベルのデカップリング コンデンサとして 0.1 µF MLC を使用し、基板レベルの電源入力コンデンサとしてタンタルの代わりに 1.0 µF ～ 10 µF MLC を使用することを推奨する、表面実装設計向けの新しいデカップリング技術が提案されています。 。各 PCB 上の MLC と単一システム レベルのタンタルまたはアルミニウムのこの組み合わせは、おそらく最適な配置です。性能は向上しますが、コストは増加しません。

ダイナミック RAM 用のデカップリング コンデンサの機能テスト 執筆者: Arch Martin | Ward Parkinson の要約: バルク タンタル コンデンサを使用した場合と使用しない場合のさまざまなタイプの分布デカップリング コンデンサの性能比較を、高周波使用テスト用に特別に設計された 64K ダイナミック RAM メモリ ボードの実際の動作条件下で示します。多層セラミックコンデンサは、デカップリングにバルクタンタルコンデンサを使用しなくても効果的かつ経済的であることが示されています。

デカップリング: 基本 執筆者: Arch Martin 要約: この文書では、デカップリング アプリケーションにおける積層セラミック コンデンサの特性について説明し、その性能を他のタイプのデカップリング コンデンサと比較します。特殊な高周波テスト回路について説明し、さまざまなタイプのコンデンサを使用して得られた結果を示します。

信号バスの AC 終端 執筆者: Ben Smith 要約: 最新の電子システム設計の主な方向性は、高速化と効率化です。以前の設計では効率が問題ではなかったというわけではありませんが、クロック速度が向上するにつれて、かつては理想的として扱われていた多くの要素をこの方法で扱うことができなくなりました。デジタル システム設計者は、他の多くの阻害要因のバランスをとりながら信号の完全性を維持するという重要な問題に直面しています。おそらく、より恐ろしい非理想的な影響の 1 つは、バス ラインを介した信号伝送に見られる可能性があります。微量の金属を損失の少ない元素として扱うことができた時代は終わりました。現代の高速バスには徹底的な評価が必要